

This Page Is Inserted by IFW Operations
and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

**As rescanning documents *will not* correct images,
please do not report the images to the
Image Problem Mailbox.**



PATENT ABSTRACTS OF JAPAN


(11) Publication number: **02094547 A**(43) Date of publication of application: **05.04.90**(51) Int. Cl. **H01L 23/50**(21) Application number: **63246417**(71) Applicant: **mitsui high tec inc**(22) Date of filing: **30.09.88**(72) Inventor: **FUJIKAWA YOSHIHIRO**(54) **MANUFACTURE OF LEAD FRAME**

COPYRIGHT: (C)1990,JPO&Japio

(57) Abstract:

PURPOSE: To extremely reduce burrs by so punching beforehand a stripelike material that the interval of leads becomes slightly smaller than its object size, and then finish punching it so that the internal becomes the object size.

CONSTITUTION: A first mold so formed that the interval of leads becomes slightly smaller than its finishing size is mounted on a stripelike material, and a lead frame having the interval of the leads slightly smaller than its finishing size is so patterned by pressing as to be designated by broken lines (r). Here, solid lines (c) denote finishing size. Then, a second mold so formed that the interval becomes that of the finishing size is mounted, and a lead frame of finishing size is patterned by pressing. It is so coined in the degree of collapsing the burrs at the ends of inner leads 12 in the second mold, and the surface is flattened. In the frame formed in this manner, the burrs are almost wholly eliminated, do not affect the interval of the leads, and its sufficiently effective planar width can be obtained.



⑨ 日本国特許庁(JP)

⑩ 特許出願公開

⑫ 公開特許公報(A)

平2-94547

⑪ Int. Cl.⁸
H 01 L 23/50

識別記号 庁内整理番号
A 7735-5F

⑬ 公開 平成2年(1990)4月5日

審査請求 未請求 請求項の数 1 (全4頁)

⑭ 発明の名称 リードフレームの製造方法

⑮ 特 願 昭63-246417

⑯ 出 願 昭63(1988)9月30日

⑰ 発 明 者 藤 川 芳 弘 福岡県北九州市八幡西区小嶺2丁目10-1 株式会社三井
ハイテック内

⑱ 出 願 人 株式会社三井ハイテック 福岡県北九州市八幡西区小嶺2丁目10-1

⑲ 代 理 人 弁理士 木村 高久

明 細 書

1. 発明の名称
リードフレームの製造方法
2. 特許請求の範囲
複数のインナーリードと、
該インナーリードから伸張するアウターリードと、
これらを連結するタイバーと
を具えたリードフレームの製造方法において、
条材からリードフレームを成型するスタンピング工程が
前記インナーリードおよびアウターリードの
リード間隔が目的寸法よりもやや小さくなるよう
に打ち抜く予備打ち抜き工程と、
目的寸法のリード間隔となるように打ち抜く
仕上げ打ち抜き工程とを、
含むようにしたことを特徴とするリードフレ
ームの製造方法。
3. 発明の詳細な説明

〔発明の目的〕

〔産業上の利用分野〕

本発明は、リードフレームの製造方法に係り、
特に、そのスタンピング工程（打ち抜き工程）に
関する。

〔従来の技術〕

IC、LSI等の半導体装置の実装に際して用
いられるリードフレームは、鉄系あるいは銅系等
の帯状の金属材料（条材）をプレス加工又はエッ
チングにより所望のパターンに成形することによ
って形成される。

通常、リードフレーム1は、第2図に示す如く、
半導体集積回路チップ（以下半導体チップ）2を
搭載するダイパッド11と、ダイパッドを取り囲
むように配設せしめられた複数のインナーリード
12とインナーリード12を一体的に連結するタイ
バー13と、各インナーリードに連結せしめら
れタイバーの外側に伸張するアウターリード14
と、タイバー13を両サイドから支持するサイド
バー15、16と、ダイパッド11を支持するサ

ポートバー17とから構成されている。

このようなリードフレームを用いて実装せしめられる半導体装置は第3図に示す如くであり、リードフレーム1のダイパッド11上に、半導体チップ12を搭載し、この半導体チップのボンディングパッドとリードフレームのインナーリード12とを金線あるいはアルミ線のボンディングワイヤ3によって結線し、更にこれらを樹脂やセラミック等の封止材料4で封止した後、タイバーやサイドバーを切断し、アウターリードを所望の形状に折り曲げて完成せしめられる。

ところで、このようなリードフレームはプレス加工で成型する場合、帯状材料をリードフレーム打抜き用金型内で連続的に打ち抜くことにより製造されるため、打ち抜かれたリード表面は、第4図(a)に示すように抜きグレdに起因して凸面形状となり、裏面側は抜きバリbに起因して凹面形状となっている。

ところで、アウターリードは、封止後、所望の形状に折り曲げられるため、抜きバリ側から折り

曲げられると折り曲げ作業時にバリが折り曲げパンチによってこすられ、金属粉が発生することがある。

また、タイバー付近に位置するタイバー付近に発生する抜きグレは、樹脂封止用金型との間に隙間を作ることになり、樹脂バリの発生原因となっていた。

さらにまた、抜きバリは、リードフレームを積み上げた際、下方に位置するリードフレーム表面を傷付けるのみならず、自動搬送時においては、円滑な搬送の障害となることがあった。

また、抜きグレ側では有効平面幅Wが減少しており、インナーリード先端ではボンディングを確実に打つのに十分な平坦幅を確保することができない。

そこで、インナーリード先端の有効平面幅Wを増大させるべくコイニングにより第4図(b)に示す如くインナーリード先端をつぶすという方法が通常用いられている。

(発明が解決しようとする課題)

しかしながら、この方法では、有効平面幅Wを得るためには深部に至るまでコイニングしなければならず、リード間隔にばらつきが生じ易い。このためリード間隔Dが減少した部分では、リード間の短絡が生じ易く、これが信頼性低下の原因となっていた。

本発明は、前記実情に鑑みてなされたもので、インナーリード先端のコイニングを有効に行なうことができ、またインナーリード間隔のばらつきをなくし信頼性の高いリードフレームを提供することを目的とする。

(発明の構成)

(課題を解決するための手段)

そこで本発明のリードフレームでは、素材からリードフレームを成型するスタンピング工程を目的寸法よりもリード間隔がやや小さくなるように打ち抜く予備打ち抜き工程と、目的寸法のリード間隔となるように打ち抜く仕上げ打ち抜き工程との2工程で行うようにしている。

(作用)

上記構成によれば、バリの発生を極めて少なくすることができ、ボンディング部分の平坦化のためのコイニングを行なうにしても少ないバリが漬れる程度の深さまで入れればよく、リード間隔に影響を与えることなく、十分な有効平面幅を得ることができる。

(実施例)

以下、本発明実施例のリードフレームの製造方法について、図面を参照しつつ詳細に説明する。

まず、第1図(a)に示すように、帯状材料に、仕上げ寸法よりもややリード間隔が小さくなるように形成された第1の金型を装着し、プレス加工を行なうことにより、点線fに示すように仕上げ寸法よりもややリード間隔が小さいリードフレームをパターンニングする。ここで実線cは仕上げ寸法を示す。

次いで、仕上げ寸法のリード間隔となるように形成された第2の金型を装着し、プレス加工を行なうことにより、仕上げ寸法のリードフレームをパターンニングする。この第2の金型内で、インナ

ーリード先端部のバリを潰す程度にコイニングし、表面を平坦化する。

なお、各部の形状は、第2図に示した従来例のリードフレームと全く同様であり、同一部には同一符号を付した。

このようにして形成されたリードフレームは、バリの発生がほとんど皆無であり、リード間隔に影響を与えることなく、十分な有効平面幅を得ることができる。また、アウターリードの折り曲げ時にも金属粉を発生せしめることなく、信頼性の高い半導体装置の形成が可能となる。

また、タイバー付近に位置するタイバー付近に発生する抜きダレもほとんど皆無であり、樹脂バリの発生を大幅に低減することができ、半導体装置の信頼性の向上をはかることができる。

さらにまた、抜きバリが、ほとんどないため、リードフレームを積み上げた際にも、下方に位置するリードフレーム表面を傷付けることもなく、また自動搬送時においては、円滑な搬送をおこなうことが可能となる。

また、有効平面幅Wの減少もなく、インナーリード先端ではボンディングを確実に行なうことができる。

なお、実施例では、1つの金型でインナーリードもアウターリードも一度に打ち抜くようにしたが、タイバーを境界として、2つの金型を用いて、インナーリード側を打ち抜いた後、アウターリード側を打ち抜くようにしてもよい。

更に、コイニングは、表裏どちらから行なってもよいし、コイニング工程を省略することも可能である。

〔発明の効果〕


以上説明してきたように、本発明のリードフレームの製造方法によれば、条材から予めリード間隔が目的寸法よりもやや小さくなるように打ち抜いた後、目的寸法のリード間隔となるように仕上げ打ち抜きを行うようにしているため、バリの発生を極めて少なくすることができる。

4. 図面の簡単な説明


第1図(a)および第1図(b)は、本発明実施

例のリードフレームの製造工程を示す説明図、第2図は従来のリードフレームを示す図、第3図は、半導体装置を示す図、第4図(a)および第4図(b)は従来例のリードフレームのインナーリード先端部の製造工程を示す図である。

1…リードフレーム、2…半導体チップ、3…ワイヤ、4…封止材料、11…ダイパッド、12…インナーリード、13…タイバー、14…アウターリード、15、16…サイドバー、17…サポートバー、d…抜きダレ、b…抜きバリ。




第2図




第3図

出願人代理人 木村高久







第 1 図 (a)



第 1 図 (b)



第 4 図 (a)



第 4 図 (b)